by lvd » 31 Aug 2021, 23:58
Суть блокировки: если первая по порядку плата заявила свои права на конкретный порт (путём дешифровки его адреса и зажимания IORQGE), то следующей (-им) по порядку платам IORQ не придёт. В ZX-Evo высшим приоритетом обладают набортные порты (те что в FPGA и AY/ВГ93). IORQ от них не приходит платам.