![wink ;)](./images/smilies/wink.gif)
TS-Labs wrote:Вопрос 1:Как вы относитесь к тому, чтобы засвитчить коэф. умножения клока Альтеры с 2х (28 МГц) на 8х (112МГц)?
TS-Labs wrote:2) Больше возможностей манипулировать времянками ~RAS, ~CAS для ОЗУ (for future development.)
TS-Labs wrote:или 11.5 бит с частотой
TS-Labs wrote:Если вход 28МГц, то делать это можно только в пределах полупериода. А при частоте >28 в организме образовывается некая гибкость.
TS-Labs wrote:Недопонял... Почему?
TS-Labs wrote:Это младший (12-й) бит дитерить (dithering) через цикл.
TS-Labs wrote:Ща отсмеюсь, и придумаю как риалтайм мапить 4096 -> 3072
TS-Labs wrote:28/7=4 - частота для з80.
TS-Labs wrote:Не знал об этом нюансе. А проблема в fanout или в чем?
TS-Labs wrote:~CS1 на IDE можно невозбранно заколотить на +5В. Освобождается лапа на альтере.
TS-Labs wrote:А если выход делителя с ЛЕ (clk) заюзать так:
clk1 <= clk;
TS-Labs wrote:где clk1..N - входные клоки для каждой процедуры индивидуально. Или нет гарантии, что clk1 придет синхронно с clk3 даже при таком раскладе?
TS-Labs wrote:Какой порт для своих целей можно заюзать, чтоб он не конфликтовал с существующим железом
Return to Пентева - софт и железо
Users browsing this forum: No registered users and 0 guests